제품개요

PLL(위상 동기 루프)는 TX 블록 동작을 위하여 많은 수의 clock을 발생시킵니다. 37.5MHz의 외부 기준 clock으로 맞춰진 PLL은 1.5GHz clock을 발생시키고 이 clock은 375MHz, 150MHz와 37.5MHz의 clock으로 나눠집니다. 확산 대역 Clock(SSC)는 근소한 주파수를 넘는 조절을 하지 못하게 하는 것으로 확산 기술을 조정하는 것입니다. 아래의 삼각형의 주파수 조절 도표는 SSC가 아닌 상태의 기준 주파수와 조절 주파수이고 δ는 조절량을 보여주고 있습니다.

삼각형의 조절을 위해서는 clock 주파수 편차(δ)가 상응하는 기준 주파수, 즉 +0%/-0.5%로부터 0.5% 이상 “down 확산”되어서는 안 됩니다.
Swallow counter가 SSC 기능을 실현시키는데 사용됩니다. SSC가 꺼져있을 때 PLL은 원래의 Clock을 N번으로 나누고, SSC가 켜져 있을 때는 원래의 clock은 적당한 비율로 N이나 N-1번으로 나뉘어집니다.

     사양

▷ 가능한 응용 분야
  -. 초고속 네트워크 응용
  -. TX와 RX 사이의 임피던스를 측정하기 위한 직렬 통신 기기 등